क्रिस्टल ऑसीलेटर्समधील फ्रॅक्शनल फ्रिक्वेन्सीसाठी डिझाइनची तत्त्वे आणि निवड विचार

डिझाइन तत्त्वे आणि निवड विचार क्रिस्टल ऑसीलेटर्समधील फ्रॅक्शनल फ्रिक्वेन्सीसाठी

हार्डवेअर क्लॉक सिस्टीमच्या डिझाईनमध्ये, अभियंत्यांना अनेकदा "अनियमित" क्रिस्टल ऑसिलेटर फ्रिक्वेन्सीचा वर्ग येतो, जसे की 11.0592 MHz, 3.579545 MHz आणि 19.6608 MHz. दशांश घटकांसह या फ्रिक्वेन्सी अनियंत्रितपणे निवडल्या जात नाहीत, परंतु संप्रेषण प्रोटोकॉल, वारंवारता-विभाजन मर्यादा आणि सिस्टम-पातळी रिव्हर्स आवश्यकतांवर आधारित डिझाइन विचारांचे अपरिहार्य परिणाम आहेत. मूलभूत तत्त्वांपासून सुरुवात करून, हा लेख फ्रॅक्शनल फ्रिक्वेन्सीच्या निर्मितीमागील तर्कशास्त्राचे विश्लेषण करतो आणि घटक निवडीसाठी व्यावहारिक स्क्रीनिंग पद्धती प्रदान करतो.

• फ्रॅक्शनल फ्रिक्वेन्सी पॉइंट्सचे कोर डिझाइन लॉजिक

सिस्टम क्लॉक स्त्रोत म्हणून, क्रिस्टल ऑसिलेटरची वारंवारता निवड नेहमी डाउनस्ट्रीम डिजिटल सर्किट्स (जसे की पीएलएल, डिव्हायडर आणि सीरियल कम्युनिकेशन) च्या अचूक वेळेच्या आवश्यकता पूर्ण करण्यासाठी तयार केली जाते. फ्रॅक्शनल फ्रिक्वेन्सी पॉईंट्सचा उदय प्रामुख्याने खालील चार प्रकारच्या डिझाइन मर्यादांमुळे होतो:

1.त्रुटी सुनिश्चित करण्यासाठी UART पूर्णांक विभागाशी जुळवून घेणे{1}}विनामूल्य सीरियल बॉड दर

सिरीअल बॉड रेट खालील सूत्रानुसार सिस्टीम क्लॉक मधून पूर्णांक विभागणीद्वारे प्राप्त केला जातो: बॉड रेट=घड्याळ वारंवारता / विभाजन घटक

मानक बॉड दर अचूकपणे व्युत्पन्न करण्यासाठी (जसे की 9600, 19200, किंवा 115200 bps), घड्याळ वारंवारता विभाजकाने विभाज्य नसलेली असणे आवश्यक आहे. 1.8432 मेगाहर्ट्झ उदाहरण म्हणून, 16 पट ओव्हरसॅम्पलिंग विभागणीनंतर:

1.8432 MHz ÷ 16=115.2 kHz, जे 115200 bps च्या बरोबरीचे आहे.

त्याचप्रमाणे, 11.0592 MHz आणि 19.6608 MHz अनुक्रमे 6 वेळा आणि 10.666… वेळा 1.8432 MHz आहेत, (वास्तविक, 11.0592=1.8432 × 6, 19.6608=1.8432 × 10.666… साठी PLL आवश्यक आहे), परंतु M5 ची वारंवारता CCU साठी थेट वापरणे अधिक सामान्य आहे. सूक्ष्म-नियंत्रक, अंतर्गत UART विभाजकाला विभाजनाद्वारे सर्व मानक बॉड दर व्युत्पन्न करण्यास अनुमती देतो. 20 MHz ची पूर्णांक वारंवारता निवडल्यास, ती 115,200 ने समान रीतीने विभाजित केली जाऊ शकत नाही, परिणामी संचयी त्रुटी आणि फ्रेम त्रुटी किंवा पॅकेट नुकसान होऊ शकते.

2.बायनरी फ्रिक्वेंसीसाठी समर्थन-विभाग आर्किटेक्चर क्लॉक ट्री डिझाइन सुलभ करते

20.48 MHz, 10.24 MHz आणि 5.12 MHz सारख्या फ्रिक्वेन्सी 2ⁿ × 10 kHz (उदा. 20.48 MHz=2048 × 10 kHz) म्हणून व्यक्त केल्या जाऊ शकतात. बायनरी फ्रिक्वेन्सी डिव्हिजनद्वारे या फ्रिक्वेन्सी कॅस्केड केल्यानंतर, 10.24 मेगाहर्ट्झ, 5.12 मेगाहर्ट्झ, 2.56 मेगाहर्ट्झ, 1.28 मेगाहर्ट्झ आणि यासारखे सब{11}}क्लॉक डोमेन तयार केले जाऊ शकतात. हा दृष्टीकोन बायनरी काउंटर किंवा शिफ्ट रजिस्टर्स वापरून फ्रिक्वेंसी डिव्हिजन अंमलात आणण्यासाठी योग्य-योग्य आहे, परिणामी एक साधी सर्किट स्ट्रक्चर आहे-परिभाषित फेज संबंध आणि विविध फ्रिक्वेन्सी-विभाजित घड्याळांमधील सुसंगत वेळेचे मार्जिन. या फ्रिक्वेन्सी सामान्यतः औद्योगिक डीएसपी, पीएलसी आणि सर्वो ड्राइव्हमध्ये बेस फ्रिक्वेन्सी म्हणून वापरल्या जातात.

3. उच्च गती संप्रेषण आणि ऑडिओ/व्हिडिओ नमुना मानके पूर्ण करण्यासाठी PLL द्वारे संश्लेषित

आधुनिक SoCs, ऑप्टिकल मॉड्यूल्स आणि व्हिडिओ प्रोसेसर PLL समाविष्ट करतात, जे सामान्यत: संदर्भ म्हणून मानक पूर्णांक फ्रिक्वेन्सी (जसे की 25 MHz किंवा 24 MHz) वापरतात आणि नंतर पूर्णांक भागाकार किंवा गुणाकार किंवा भागाकाराद्वारे विशिष्ट नॉन-मानक फ्रिक्वेन्सी निर्माण करतात. ठराविक उदाहरणांमध्ये हे समाविष्ट आहे:

74.25 MHz: SMPTE मानक द्वारे परिभाषित उच्च-डेफिनिशन व्हिडिओ सॅम्पलिंग घड्याळ, 1080i आणि 720p सारख्या फॉरमॅटसाठी वापरले जाते;

33.1776 MHz: सामान्यतः ऑडिओ कोडेक्स आणि ब्रॉडबँड RF फ्रंट-एंड्समध्ये आढळतात; PLL सह वापरल्यास, ते 44.1 kHz किंवा 48 kHz ऑडिओ सॅम्पलिंग रेट फॅमिली अचूकपणे व्युत्पन्न करू शकते;

25.000625 MHz: ठराविक इथरनेट PHYs 1 Gbps लाईन रेटला सपोर्ट करण्यासाठी अचूक 125 MHz सिरीयल डेटा रेट व्युत्पन्न करण्यासाठी फ्रॅक्शनल PLL सह 25 MHz घड्याळ वापरतात (लक्षात ठेवा की 25 MHz चे पूर्णांक गुणाकार येथे सामान्यतः सरावासाठी प्रदान केले जातात ;

हे लक्षात घेतले पाहिजे की फ्रॅक्शनल फ्रिक्वेंसी डिव्हिजनमध्ये निर्धारक जिटर आणि बनावट सिग्नल येतात. फेज नॉइजसाठी संवेदनशील असलेल्या ऍप्लिकेशन्ससाठी, पूर्णांक फ्रिक्वेंसी डिव्हिजनद्वारे थेट मिळवता येणाऱ्या लक्ष्य फ्रिक्वेन्सीला किंवा योग्यरित्या कॉन्फिगर केलेल्या लूप बँडविड्थसह कमी-आवाज PLL वापरण्याला प्राधान्य दिले पाहिजे.

4. ऐतिहासिक उद्योग प्रोटोकॉल आणि EMC विचारांचे पालन

ऐतिहासिक प्रोटोकॉल: USB 2.0 48 MHz उच्च-स्पीड घड्याळ निर्दिष्ट करते; इथरनेट MAC 25 MHz किंवा 125 MHz वापरतात; आणि वास्तविक-वेळ घड्याळे (RTCs) 32.768 kHz (2¹⁵ Hz) वर कार्य करतात. जेव्हा मानके स्थापित केली गेली तेव्हा या फ्रिक्वेन्सी निश्चित केल्या गेल्या आणि तेव्हापासून ते संपूर्ण उद्योग साखळीमध्ये स्वीकारले गेले, वास्तविक मानक बनले.

इलेक्ट्रोमॅग्नेटिक कंपॅटिबिलिटी (EMC): पूर्णांक फ्रिक्वेन्सीचे उच्च-ऑर्डर हार्मोनिक्स पॉवर सप्लाय, RF किंवा वायरलेस कम्युनिकेशन बँडसह ओव्हरलॅप होऊ शकतात, ज्यामुळे हस्तक्षेप होतो. फ्रॅक्शनल घटकासह ऑसीलेटर फ्रिक्वेन्सी निवडल्याने हार्मोनिक ऊर्जा विखुरली किंवा बदलू शकते, ज्यामुळे EMI जोखीम कमी होते आणि फिल्टरिंग आणि शील्डिंगचा खर्च कमी होतो.

• क्रिस्टल ऑसिलेटर निवडीतील इतर प्रमुख घटक

वारंवारता मूल्याव्यतिरिक्त, खालील अभियांत्रिकी घटक निवडीसाठी तितकेच महत्त्वाचे आहेत:

फेज नॉइज आणि जिटर

जरी PLL कोणत्याही फ्रिक्वेन्सी संश्लेषित करू शकतात, फ्रॅक्शनल फ्रिक्वेंसी डिव्हिजन-एंड फेज नॉइज आणि यादृच्छिक जिटरच्या जवळ लक्षणीयरीत्या कमी होते. हाय-स्पीड ऑप्टिकल मॉड्यूल्स, मिलीमीटर-वेव्ह रडार किंवा 5G फ्रॉन्थॉल यांसारख्या ऍप्लिकेशन्ससाठी, नंतर अपुरा सिग्नल इंटिग्रिटी मार्जिन टाळण्यासाठी फेज नॉइज स्पेसिफिकेशन्स पूर्ण करणारे नेटिव्ह फ्रिक्वेन्सी असलेले क्रिस्टल ऑसिलेटर थेट निवडण्याची शिफारस केली जाते.

लीड वेळ आणि खर्च

नॉन-मानक किंवा सानुकूल फ्रिक्वेन्सींना विशेषत: दीर्घ लीड टाईमची आवश्यकता असते आणि उच्च अभियांत्रिकी खर्च येतो. स्वीकारार्ह कार्यप्रदर्शन मर्यादेत, R&D चा खर्च कमी करण्यासाठी उद्योग-मानक फ्रिक्वेन्सीज (जसे की 25 MHz, 27 MHz, 40 MHz, आणि 50 MHz, तसेच या लेखात नमूद केलेल्या मानक फ्रॅक्शनल फ्रिक्वेन्सी) यांना प्राधान्य दिले पाहिजे.

घरगुती पर्यायांसह सुसंगतता

सध्या, घरगुती क्वार्ट्ज क्रिस्टल ऑसीलेटर उत्पादक सामान्यतः वापरल्या जाणाऱ्या पूर्णांक आणि अंशात्मक मानक फ्रिक्वेन्सीचा बहुसंख्य भाग व्यापतात. डिव्हाइस निवडताना, होस्ट कंट्रोलर चिपच्या घड्याळ इनपुट आवश्यकतांशी सुसंगतता सुनिश्चित करण्यासाठी पुरवठा स्थिरता, तापमान वैशिष्ट्ये (जसे की ±10 ppm आणि ±20 ppm), आणि लोड कॅपेसिटन्स पॅरामीटर्सवर लक्ष केंद्रित करा.

• व्यावहारिक निवड शिफारसी

प्रथम,सिस्टम घड्याळ मर्यादा निश्चित करा: सर्व पेरिफेरल्स (UART, I2S, SPI, इथरनेट, USB, Video) आणि त्यांच्या परवानगीयोग्य त्रुटी मार्जिनसाठी आवश्यक असलेल्या अचूक घड्याळ फ्रिक्वेन्सीची यादी करा.

क्रिस्टल ऑसीलेटर मूलभूत वारंवारता रिव्हर्समध्ये मिळवा:मायक्रोकंट्रोलरमध्ये बिल्ट-पीएलएल असल्यास, पूर्णांक किंवा कमी-अपूर्णांक भागाकार गुणोत्तरांद्वारे लक्ष्य फ्रिक्वेन्सी निर्माण करण्यास सक्षम संदर्भ क्रिस्टल ऑसिलेटर निवडा. 100 पेक्षा कमी भागाकार गुणोत्तर असलेल्या फ्रिक्वेन्सीला प्राधान्य द्या आणि 2 ची शक्ती असलेल्या भाजकांना द्या.

विभाजन त्रुटी सत्यापित करा: परिधींद्वारे (सामान्यत: < ±2%) अनुमत कमाल बॉड दर/नमुना दर विचलनापेक्षा विभाजन त्रुटी कमी आहे की नाही याची गणना करा.

EMI जोखमीचे मूल्यांकन करा:उच्च-वारंवारता हार्मोनिक्सचे वर्णक्रमीय विश्लेषण करा; आवश्यक असल्यास, पूर्णांक-ऑर्डर हार्मोनिक्सपासून विचलित होणारा वारंवारता बिंदू निवडा.

उपलब्धता आणि किंमत विचारात घ्या: कार्यक्षमतेच्या गरजा पूर्ण करताना, भरपूर बाजार उपलब्धता आणि उत्पादन आवश्यकता पूर्ण करणारे पॅकेज प्रकार (उदा. HC-49S, SMD 3.2 × 2.5 मिमी) असलेले मॉडेल निवडा.